

多迴路遲滯降壓式轉換器


A High-Efficiency Low-Dropout Regulator Employing a Multi-Loop Hysteretic Control Architecture

組別：晶片系統組 指導教授：陳俊宏教授 專題生：郭俊偉、高蘊成、李東昇


摘要

此架構採雙迴路設計，結合電壓與電流回授以實現快速動態響應與穩定輸出。輸出電壓經補償器比較產生控制電壓，電感電流則由感測電路與動態斜率補償修正後輸入遲滯控制器，以決定功率開關時序。經非重疊邏輯與驅動器轉換後，控制訊號驅動MOSFET進行能量調節，使系統在負載變動下仍能維持高效率與穩定輸出。


硬體架構




圖一、多迴路遲滯轉換器完整電路架構




圖二、Current Sensing 內部電路



圖三、Dynamic Slope Generator 內部電路



圖四、Hysteretic Current Control 內部電路



圖五、輕重負載轉換之輸出暫態波型

模擬結果

Process	U18		
Vout	0.4V	0.8V	1.2V
Output Ripple (mV)	0.8	0.9	1.4
Load Regulation (mV/A)	2	1.152	1.16
Heavy to light	Overshoot (mV)		20.2
	Settling Time (us)		11.9
Light to heavy	Undershoot (mV)		14
	Settling Time (us)		3.9

結論

此研究之架構整合電壓與電流回授迴路，成功實現高速動態響應與穩定輸出調節。透過補償器設定目標電壓，配合電流感測與動態斜率補償機制，可有效抑制高佔空比下的次諧波振盪，並提升系統穩定度。遲滯電流控制則使電感電流維持於預設範圍內，快速響應負載變化，非重疊邏輯與驅動電路確保功率開關動作安全可靠。此架構下兼具控制精度、反應速度與高效率特性，適用於對穩壓性能要求嚴苛的高速電源轉換應用。

參考文獻

Reference:

[1] Jiann-Jong Chen, Yuh-Shyan Hwang, Yitsen Ku, Yun-Hua Li, and Jian-An Chen, "A Current-Mode-Hysteretic Buck Converter With Constant-Frequency-Controlled and New Active-Current-Sensing Techniques", March 2021