



應用於5G NR系統的寬頻LNA設計及CCMRC雙工器的n78、n79頻段分離技術

指導教授：張盛富教授

學生：黃于誠、王柏翔

摘要


本專題主要為研究並設計一個雙頻帶的低雜訊放大器(Low-Noise Amplifier, LNA)，操作的頻段涵蓋5G NR中以n78(3.5 GHz)、n79(4.7 GHz)中心頻率為基準，頻寬為500 MHz即3.25~3.75 GHz、4.45~4.95 GHz，並確保兩頻段信號不會互相干擾。整體為一個涵蓋5G NR的LNA來放大增益並降低雜訊指數後，透過以CCMRC架構建立出的雙工器(Diplexer)將n78、n79兩頻帶訊號分出，且實際成效在n78、n79頻帶皆有20dB以上的增益並在兩頻帶的降低雜訊指數部份上都有不錯的效果。

一、5G NR 低雜訊放大器


考量到功率消耗，當我們的 V_{cc} 為5V時，單級的 I_c 不能太大，再根據模擬結果將偏壓設定 V_{CE} 為1.12V、 I_c 為19.06 mA且 I_{BB} 為55 uA，並且使用集極回授方式偏壓。

並且為了使交流訊號與直流訊號在電路中不互相干擾，電路需加入DC Block (如圖中紅色方框所示)，RF Choke (如圖中綠色方框所示)以及By-Pass電容(如圖中藍色方框所示)來達成目的。而整體匹配則採用共軛匹配的方式來完成，並且利用串接式架構使增益達到目標規格。

實現電路主要有三種版本的設計，差異皆在偏壓電路的設計有一定的變化，第一個版本的偏壓架構設計的 V_{BE} 為2.68V，根據恩智浦半導體公司所提供的Datasheet上所寫，我們所挑選的BJT型號 V_{BE} 最大只能承受2.8V，因此我們考慮實作會無法符合我們的預期的主要原因為 V_{BE} 太接近最大能承受值導致無法正常將訊號放大。第二個版本主要將直接偏壓的方式替換為集極回授增大電路線性範圍，並在確保直流與RF訊號隔離度下調整RF Choke的係數來改善散射參數，而第三個版本改變在於改善匹配成效對輸入匹配電路中微帶線寬度的敏感性，並且經過調整與測試，盡量刪減非必要的匹配元件數量，依此減少變量降低模擬與實際量測的誤差，最後匹配電路透過與主動元件串接的DC Block電容實現阻抗匹配並同時阻擋DC訊號，最終電路架構與實體電路如下圖所示。



▲ 電路架構圖




▲ 電路實體圖


二、CCMRC架構之雙工器

本次專題利用CCMRC設計達成雙工器，其本體架構源自同篇文獻作者所提出CCMRC設計。

整體由六個諧振器組成， R_1 、 R_4 為兩個兩端短路的 $\lambda/2$ SIR， R_{2U} 、 R_{2L} 、 R_{3U} and R_{3L} 為四個負載了三角貼片的 $\lambda/4$ 諧振器，而兩側短路的連接短截線則提供一個較微弱的耦合路徑，其也是此設計產生傳輸零點非常重要的結構。




▲ CCMRC之(a)諧振器 (b) 耦合架構



▲ HCCMRC Layout

CCMRC上下部分為兩獨立的諧振系統，所以分開來理應可以產生正常的濾波效果，將此訂為HCCMRC，其對比於CCMRC有著更小的面積。

透過調整諧振器至中心頻率 f_0 來決定起始的尺寸，且對應係數分析，藉由改變係數調整耦合係數，這些調整取決於頻寬的設定。最後將兩頻帶HCCMRC合併並分成兩個端口分出不同頻段的訊號。




▲ Diplexer Layout

$$[M] = \begin{bmatrix} 0 & M_{12} & M_{13} & M_{14} \\ M_{21} & 0 & M_{23} & M_{24} \\ M_{31} & M_{32} & 0 & M_{34} \\ M_{41} & M_{42} & M_{43} & 0 \end{bmatrix}$$


▲ 耦合係數矩陣

此雙工器設計主要由兩個不同頻率的HCCMRC組成，合併後主要調整兩HCCMRC與port1的位移距離(s_1 、 s_2)，以及兩端口各自的 d_{feed} (p_1 、 p_2)。調整 s_1 、 s_2 改善頻段內的通帶表現，而調整 p_1 、 p_2 則是控制諧振點。另外，蝕刻在本章節改變了一些關鍵設計，首先在調整耦合間距時，考量細窄間隙大約小於0.2mm在蝕刻上有難度，所以間距需要預留範圍導致其他係數需要重新調整讓其可以順利匹配，也間接導致為控制長寬比所以調整上下兩HCCMRC的比例不一樣，然後改變各自的 a_3 達成兩頻段的匹配。


三、整體量測結果




▲ Port2&Port3輸入反射係數模擬與量測結果圖




▲ Port2增益模擬與量測結果圖



▲ 實際電路圖



▲ Port3增益模擬與量測結果圖




▲ Port2輸出反射係數模擬與量測結果圖




▲ Port2雜訊指數量測結果圖



▲ Port3雜訊指數量測結果圖



▲ Port3增益變異量測結果圖



▲ Port2輸出反射係數模擬與量測結果圖



▲ Port2 IIP3量測結果圖




▲ Port3 IIP3量測結果圖



▲ Port3輸出反射係數模擬與量測結果圖



▲ Port2&Port3兩頻帶的隔離度



▲ 量測場景與實際電路直流供應消耗圖

Parameter	Specification	
Frequency(GHz)	3.25 GHz ~ 3.75 GHz	4.45 GHz ~ 4.95 GHz
Gain(dB)	23.5 ~ 24.3 dB	21.3 ~ 25.0 dB
Input Return Loss(dB)	16.1 ~ 18.8 dB	14.1 ~ 20.6 dB
Output Return Loss(dB)	10.1 ~ 19.8 dB	9.7 ~ 14.5 dB
Gain variation	0.8 dB	3.7 dB
Noise Figure	1.538 dB (3.6 GHz)	1.972 dB
IIP3	-17.125 dBm	-19.529 dBm
Stopband Rejection(minima)	12.5 dB	7.6 dB
Isolation	18.3 ~ 22.5 dB	25.3 ~ 55.4 dB
P_{DC}	5*35=175 mW	

▲ 實際量測結果表

四、結論與未來展望

本次專題最後成果為利用雙工器分出n78、n79頻帶的雙頻帶低雜訊放大器，其作為一個收發機系統的前端電路，完善的達到足夠的增益、低雜訊指數、較高的IIP3指數與良好的隔離度。LNA使用回授架構確保準確的偏壓點並藉此降低雜訊指數，而雙工器利用CCMRC中交叉耦合結構達到兩種耦合形式的結合來確保傳輸零點在準確的頻率上。然而在n79的端口有增益浮動較大的問題，4.45~4.95 GHz的增益浮動為3.7 dB，觀察模擬與實作結果的對比，發現主要問題為其增益開始下降的頻率較模擬時的低，導致只有4.45~4.88 GHz的增益浮動在3 dB以內。

在專題期間，臺大電信所甲組的王暉教授在IEEE上發表一期刊為29-48 GHz variable gain LNA設計，其中利用90-nm製程並透過動態負載達到可變增益的效果，讓我們發現LNA設計上不僅在其前端電路的目的外，還能夠具有更多發展性的用法，希望在大學期間研讀更多類似特殊設計LNA的期刊論文並著手研究下線的必要流程，讓未來的研究生涯能夠有更扎實的經驗與理論基礎。